verilog auto

組み合わせ回路
always @(/*AS*/) begin

入出力

module(/*AUTOARG*/) begin



submodule instancename(/*AUTOINST*/)

M-x verilog-auto C-c C-z